

A


Cognome e Nome	
----------------	--

(Scrivere Cognome e Nome su questo foglio e consegnarlo insieme allo svolgimento del compito)

Laboratorio di Segnali e Sistemi - a.a. 2013/2014 - Prova del 13/1/2014

Esercizio 1 (10 punti)

Il bit di parità è un codice di controllo utilizzato nei calcolatori per prevenire errori nella trasmissione o nella memorizzazione dei dati. Tale sistema prevede l'aggiunta di un bit ridondante ai dati, calcolato in modo tale che il numero di bit che valgono 1 sia sempre pari o dispari. Progettare un dispositivo che riceve all'ingresso un numero a 3 bit e fornisce in uscita lo stesso numero più il bit di parità, P (P è 1 se il dato in ingresso contiene un numero pari di 1).



Esercizio 2 (10 punti)

La pressione di un certo impianto industriale deve essere mantenuta all'interno di un intervallo ottimale di funzionamento. Essa è misurata, convertita in numero binario, n , e memorizzata in un registro a 8 bit.


Progettare un circuito che, in base al valore di n , comanda accensione e spegnimento dell'impianto (accensione e spegnimento sono ottenuti fornendo ad un interruttore comandato un livello logico TTL, 1 per accensione, 0 per spegnimento): il segnale di spegnimento deve essere inviato quando $n \geq 192$; la riaccensione deve avvenire quando $n < 128$.

Esercizio 3 (10 punti)

Costruire la funzione logica

$$Y = \overline{A} \overline{B} C + A B \overline{C}$$

utilizzando un multiplexer a 8 ingressi.



B

Cognome e Nome	
----------------	--

(Scrivere Cognome e Nome su questo foglio e consegnarlo insieme allo svolgimento del compito)

Laboratorio di Segnali e Sistemi - a.a. 2013/2014 - Prova del 13/1/2014

Esercizio 1 (10 punti)

La temperatura di un impianto industriale deve essere mantenuta all'interno di un intervallo ottimale di funzionamento. Se $T > 100\text{ }^{\circ}\text{C}$ si deve accendere il raffreddamento, mentre se $T < 80\text{ }^{\circ}\text{C}$ si deve spegnere il raffreddamento (le due soglie devono essere diverse per evitare che il raffreddamento si accenda e spenga in continuazione) La temperatura è misurata tramite un trasduttore che fornisce in uscita una tensione, V :


$$V = .05 T + 1.0$$

(con T in $^{\circ}\text{C}$ e V in Volt). Si progetti un circuito che controlli la temperatura e comandi il raffreddamento per ottenere il risultato anzidetto (accensione e spegnimento del raffreddamento sono ottenuti fornendo ad un interruttore comandato un livello logico TTL, 1 per accensione, 0 per spegnimento).

Esercizio 2 (10 punti)

Un decoder è un circuito con n ingressi e 2^n uscite: lo stato logico degli ingressi determina quale delle uscite viene attivata, cioè posta ad 1 logico.

Un decoder, usato insieme a opportune porte logiche, consente anche di costruire funzione logiche degli ingressi.



Utilizzando un decoder a 3 ingressi si realizzi un generatore di parità ovvero un circuito che fornisca in uscita un 1 logico, quando nei 3 bit di ingresso è presente un numero pari di 1 (cioè zero, oppure due).

Esercizio 3 (10 punti)

Scrivere in forma canonica la funzione logica rappresentata dalla seguente tavola della verità'

A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

Ridurre poi la funzione alla sua forma minimale utilizzando le proprietà dell'algebra di Boole. Disegnare il corrispondente circuito realizzato utilizzando solo delle porte NAND.

Soluzioni compito A


Esercizio 1

Esaminando la tavola della verita' si trova che la funzione richiesta e'

$$P = \overline{A_0}A_1A_2 + A_0\overline{A_1}A_2 + A_0A_1\overline{A_2} + \overline{A_0}\overline{A_1}\overline{A_2}$$

Esercizio 2

Il sistema puo' essere realizzato con un Flip Flop SR e due porte logiche. La condizione $n \geq 192$ si ottiene dall'AND dei bit A7 e A6 del registro; la condizione $n < 128$ si ottiene negando il bit A7 del registro. I due livelli logici vengono poi inviati agli ingressi S ed R del FF (vedi figura).




Esercizio 3

La tavola della verita' del multiplexer e' la seguente:

A_2	A_1	A_0	Y
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3
1	0	0	I_4
1	0	1	I_5
1	1	0	I_6
1	1	1	I_7


Si ottiene quindi il risultato voluto applicando le variabili A, B, C agli ingressi di selezione e dando opportuni livelli logici agli ingressi I , come in figura.



Soluzioni compito B


Esercizio 1

Il sistema può essere realizzato con due comparatori e un Flip Flop S-R (vedi figura). Si suppone che i comparatori siano alimentati con 0 e 5 V, in modo da fornire direttamente in uscita livelli logici TTL. Il clock del FF è supposto sempre attivo. Quando $T > T_{max}$ si ha $S = 1, R = 0$, quindi $Q = 1$: questo provoca il comando di accensione del raffreddamento. Quando $T < T_{min}$ si ha $S = 0$ e $R = 1$, quindi $Q = 0$: questo provoca il comando di spegnimento del raffreddamento. Quando $T_{min} < T < T_{max}$ si ha $S = 0$ e $R = 0$, l'uscita Q resta nello stato precedente e lo stesso avviene per il raffreddamento. Ovviamente lo stato $S = 1$ e $R = 1$ è fisicamente impossibile.



Esercizio 2

Il problema si risolve prendendo l'OR delle uscite $Y_0(000)$, $Y_3(011)$, $Y_5(101)$, $Y_6(110)$.



Esercizio 3

$$\begin{aligned}
 Y &= \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + A\overline{B}C \\
 &= \overline{A}\overline{B}(\overline{C} + C) + \overline{A}B\overline{C} + A\overline{B}(\overline{C} + C) \\
 &= \overline{B}(\overline{A} + A) + \overline{A}B\overline{C} + A\overline{B}C \\
 &= \overline{B} + \overline{A}B\overline{C}
 \end{aligned}$$

Infine, utilizzando il teorema di De Morgan

$$\overline{B} + \overline{A}B\overline{C} = \overline{(B \cdot (\overline{A}B\overline{C}))}$$

che può essere implementato come in figura

