


A

Cognome e Nome	
----------------	--

(Scrivere Cognome e Nome su questo foglio e consegnarlo insieme allo svolgimento del compito)

Laboratorio di Segnali e Sistemi - a.a. 2016/2017 - Prova del 21/12/2016


Esercizio 1 (10 punti)



Determinare la tensione d'uscita, v_o , in funzione delle tensioni d'ingresso v_1 e v_2 .

Esercizio 2 (10 punti)

Determinare la funzione di trasferimento del circuito in figura.




Esercizio 3 (10 punti)

Il segnale di controllo S di un campionatore "sample and hold" è un impulso positivo di durata $20 \mu\text{s}$ che si ripete ogni $50 \mu\text{s}$. Avendo a disposizione porte logiche e FlipFlop di tipo J-K con reset attivo basso, progettare e disegnare il circuito sequenziale che, sincronizzato da un clock a 100 kHz , è in grado di generare S .

Soluzioni

Esercizio 1



Indicando con v_x e v_y le uscite del primo stadio si ha

$$\begin{aligned}v_x &= -4v_1 \\v_y &= -8v_2\end{aligned}$$

Il secondo stadio e' costituito da due inseguitori di tensione quindi v_x e v_y sono riportate alle rispettive uscite. E' facile quindi verificare che ai due ingressi dell'ultimo operazionale si ha la tensione v_y . L'equazione del nodo invertente dell'ultimo operazionale e' quindi:

$$\frac{v_y - v_x}{0.5k} + \frac{v_y - v_o}{4k} = 0$$

da cui si ricava

$$v_o = 32v_1 - 72v_2$$

Esercizio 2

Entrambi gli ingressi dell'operazionale sono alla tensione V_o . La corrente che scorre nel resistore verso massa e' la stessa che scorre nel capacitore dal nodo 1 (a tensione V_1) al morsetto negativo, quindi si ha

$$(V_1 - V_o)sC = \frac{V_o}{R}$$

da cui si ricava

$$V_1 = V_o \frac{1 + sRC}{sRC}$$

L'equazione del nodo 1 e'

$$(V_i - V_1)sC + \frac{V_o - V_1}{R} = \frac{V_o}{R}$$

Sostituendo V_1 in questa equazione con l'espressione precedente si trova, con alcuni passaggi

$$T = \frac{V_o}{V_i} = \frac{1}{\left(1 + \frac{1}{sRC}\right)\left(1 + \frac{1}{sRC}\right)}$$

Il circuito e' una cella Sallen-Key passa-alto, ovvero un passa-alto del secondo ordine.


Esercizio 3

Si realizza un contatore modulo 5 (conteggio da 0 a 4) che sincronizzato da un clock a 100 kHz impiega $50 \mu s$ a compiere un intero giro. Lo schema del contatore e' riportato in figura dove il *clear* e' una decodifica degli outputs ed $e' = 0$ quando l'uscita di conteggio assume il valore 5, ovvero:

$$c = \overline{Q_2 Q_1 Q_0}$$

Poiche' la durata dell'impulso S deve essere $20 \mu s$ possiamo costruire S attraverso una decodifica delle uscite del contatore che prevede $S = 1$ quando (per esempio) l'uscita di conteggio assume il valore 000 e il valore 001 (o piu' in generale per una durata pari a due stadi qualsiasi ma contigui del conteggio).

$$S = \overline{Q_2 Q_1 Q_0} + \overline{Q_1 Q_1 Q_0} = \overline{Q_2 Q_1}$$



B

Cognome e Nome

(Scrivere Cognome e Nome su questo foglio e consegnarlo insieme allo svolgimento del compito)


Laboratorio di Segnali e Sistemi - a.a. 2016/2017 - Prova del 21/12/2016

Esercizio 1 (10 punti)

Determinare la tensione d'uscita, v_o , in funzione del segnale d'ingresso v_s .


Se v_s e' un segnale sinusoidale qual e' la massima ampiezza (picco-picco) che puo' essere amplificata senza distorsione?

$R_1 = 10\text{ k}\Omega$, $R_2 = 40\text{ k}\Omega$, $R_3 = 10\text{ k}\Omega$,
 $R_4 = 50\text{ k}\Omega$,



Esercizio 2 (10 punti)

Determinare la funzione di trasferimento del circuito in figura.



Esercizio 3 (10 punti)

Il segnale di controllo S di un campionatore "sample and hold" è un impulso positivo di durata $20\ \mu\text{s}$ che si ripete ogni $70\ \mu\text{s}$. Avendo a disposizione porte logiche e FlipFlop di tipo J-K con reset attivo basso, progettare e disegnare il circuito sequenziale che, sincronizzato da un clock a 100 kHz , è in grado di generare S .

Soluzioni

Esercizio 1

Indicando con v_1 l'uscita dell'operazionale in alto e con v_2 l'uscita dell'operazionale in basso si ha:

$$\begin{aligned}v_1 &= \left(1 + \frac{R_2}{R_1}\right)v_s \\v_2 &= -\frac{R_4}{R_3}v_s \\v_o &= \left(1 + \frac{R_2}{R_1} + \frac{R_4}{R_3}\right)v_s = 10\end{aligned}$$

La massima ampiezza picco-picco di un segnale sinusoidale d'ingresso amplificabile senza distorsione è $4V$.

Esercizio 2

Indichiamo con V'_o la tensione d'uscita dell'operazionale e con V la tensione (uguale) dei due ingressi. Si ha

$$\begin{aligned}V &= \frac{sC_1R_2}{1 + sC_1(R_1 + R_2)}V_i \\&= \frac{R_2}{R_1 + R_2} \frac{1}{1 + \frac{1}{sC_1(R_1 + R_2)}}V_i\end{aligned}$$

Inoltre

$$V'_o = \frac{R_3 + R_4}{R_4}V$$

e

$$V_o = \frac{1}{1 + sC_2R_6}V'_o$$

Combinando questi risultati si trova

$$V_o = \frac{1}{1 + sC_2R_6} \frac{R_3 + R_4}{R_4} \frac{R_2}{R_1 + R_2} \frac{1}{1 + \frac{1}{sC_1(R_1 + R_2)}}$$

Esercizio 3

Si realizza un contatore modulo 7 (conteggio da 0 a 6) che sincronizzato da un clock a 100 kHz impiega $70 \mu s$ a compiere un intero giro. Lo schema del contatore e' riportato in figura dove il *clear* e' una decodifica degli outputs ed e' = 0 quando l'uscita di conteggio assume il valore 7, ovvero:

$$c = \overline{Q_2 Q_1 Q_0}$$

Poiche' la durata dell'impulso S deve essere $20 \mu s$ possiamo costruire S attraverso una decodifica delle uscite del contatore che prevede $S = 1$ quando (per esempio) l'uscita di conteggio assume il valore 000 e il valore 001 (o piu' in generale per una durata pari a due stadi qualsiasi ma contigui del conteggio).

$$S = \overline{Q_2 Q_1 Q_0} + \overline{Q_1 Q_1 Q_0} = \overline{Q_2 Q_1}$$

