Corso di

Elettronica Digitale (Digital Electronics)

Università degli Studi di Roma "La Sapienza"

A.A. 2019-2020

F. Meddi

Elenco Materiale Didattico

 

------------------------------------------------------------------------

 Simulatori digitali consigliati:

► Espresso

        1-mo Esempio di utilizzo di ESPRESSO

► Boole-Deusto

        1-mo Esempio di utilizzo di Boole Deusto

► Logic Works

► Max+PlusII

        Traccia 1-mo utilizzo di Max+PlusII

        Scheda Digilab10k10

        Riassegnazione dei PIN in un progetto Max+PlusII

                prove_altera_191119.zip

        mux2a1_altera

                altera_prove_101219.zip

        mux2a1_vhd_altera

                prove_altera_131219.zip

        passi_creazione_progetto_wdf_xor

                prova_wdf_151219.zip

        passi_creazione_progetto_wdf_fsm

                prova_wdf_fsm_161219.zip

        passi_vhd_fsm_171219

                out3stati_vhd_171219.zip

------------------------------------------------------------------------

Lucidi delle lezioni del corso di Cibernetica Applicata (VO):

► Vol1_BOOLE [pp.133]

► Vol2_MINIMIZZAZIONE-RLC [pp.231]

► Vol3_MSI_ALEE:_MINIM-COSTO [pp.232]

► Vol4_CODICI-NUMERICI [pp.117]

► Vol5_RLS_FSM [pp.233]

► Vol6_TTL-MOS_MTBF_RAM_BUS [pp.217]

► Vol7_D-A_A-D [pp.81]

------------------------------------------------------------------------

Note varie:

PARTE I

► Introduzione al corso di Elettronica Digitale [pp.49]

► note aggiuntive all’introduzione  [pp.11]

        ► numerologia [pp.8]

        ► misure latenza porta NOT [pp.3]

► Wafer e strumentazione in Camera Pulita [pp.9]

► note aggiuntive su MTBF [pp.19]

► Simboli logici fondamentali [pp.1]

        ► note su proprietà fondamentali dell’algebra di Boole [pp.13]

        ► Derivatore logico [pp.6]

        ► encoder-di-posizione [pp.67]

        ►Decodificatore_BCD-7segmenti [pp.13]

        ►Foto lavagna: prototipo “encoder incrementale” (08 nov. 2019) [pp.1]

        ►Foto lavagna: test con PA4032A di “encoder incrementale” (22 nov. 2019) [pp. 3]

        ►Foto lavagna :test con PA4032A di “encoder incrementale” (26 nov. 2019) [pp. 7]

        ►Attività laboratorio (3 dic.2019) [pp.2]

► Esempio di RLC per il controllo di un telone [pp.9]

► note aggiuntive su RLC per il controllo di un telone [pp.11]

        ► stimoli_LW [pp.6]

► esempio mappa (sintesi minima SOP, POS) [pp.4]

► Altri esempi di Reti Logiche Combinatorie [pp.39]

        ► note su mappe di Karnaugh generalizzate [pp.7]

► Traccia per creare una libreria con LW [pp.2]

        ► note su codice Hamming per 4 bit e per 8 bit di Dato [pp.4]

        ► note su comparatore maggioranza modulare [pp.8]

 

PARTE II

► Flip-Flop e Sintesi Contatore Sincrono [pp.11]

        ►contatore BCD reversibile [pp.19]

► FSM_primi esempi [pp.10]

        ►FSM_start-stop-da-PPS  [pp.3]

        ►note su Generatore di sequenza con SR [pp.13]

► note su Metastabilita’ [pp.36]

        ► note su sincronizzatore [pp.31]

        ► simulazione LW sincronizzatore [pp.6]

► note su ALU [pp.20]

► note su LFSR [pp.48]

        ► simulazioni pseudocasuali con LW [pp.5]

► note su Moltiplicatore [pp.21]

► note su Divisore [pp.23]

► note su un divisore di clock per 1.5 [pp.13]

        ► idee per divisori interi di frequenze [pp.26]

------------------------------------------------------------------------

► note su possibili TESINE [pp.13]

► note su tesina Gate Variabile [pp.2]

► note su tesina Mlt-Trg [pp.8]

► Mlt-Trg HELIOS experiment [pp.11]

► note su SPI [pp.9]

 

AA2015-2016:

Lorenzo Minutolo [pp.4]

Massimo Mastrodicasa [pp.3]

Rocco Rodolfo [pp.3]

 

        AA2016-2017:

Filippo Bagnato [pp.48]

Marco Gangemi [pp.32]

Claudio Quaranta [pp.24]

 

AA2019-2020

 

 

Numerologia Tesina (20/12/19)

 

        Tesina Finale: Count Box [pp.52]

        (Rita Antonietta, Lorenzo Campana, Alessio Luigi Dastoli, Gaia Muti)

 

------------------------------------------------------------------------

 

 

Ultimo aggiornamento 20 Gennaio 2020